Result: Компактное аппаратное ядро последовательного декодера Ð¿Ð¾Ð»ÑÑ€Ð½Ñ‹Ñ ÐºÐ¾Ð´Ð¾Ð² для Ð¼Ð¾Ð±Ð¸Ð»ÑŒÐ½Ñ‹Ñ Ñ‚ÐµÑ€Ð¼Ð¸Ð½Ð°Ð»Ð¾Ð² 5G: выпускная квалификационная работа магистра

В данной работе была разработана архитектура ядра блочного последовательного декодера полярных кодов, для реализованной архитектуры был получен отчет о количестве затраченных ресурсов. Реализованная архитектура была верифицирована путем сравнения с программной моделью декодера. В результате работы было реализовано компактное ядро декодера полярных кодов для применения в нисходящих каналах стандарта 5G. Новизна работы обусловлена отсутствием научных публикаций на тему аппаратной реализации блочного последовательного алгоритма декодирования полярных кодов.
In this work the hardware architecture of block sequential decoder of polar codes was developed, and the report on the resource utilization for implemented architecture was received. Implemented architecture was verified by comparing with software model of the decoder. As a result, the low-complex decoder of polar codes for 5G downlink channel was implemented. The novelty of the work is conditioned by absence of scientific publications devoted to hardware implementation of the block sequential decoder.