GAYASEN, A., LEE, K., VIJAYKRISHNAN, N., KANDEMIR, M., IRWIN, M. J., & TUAN, T. (2004, Januar 1). A Dual-VDD low power FPGA architecture. Gehalten auf der. Berlin: Springer, 2004. Abgerufen von http://pascal-francis.inist.fr/vibad ndex.php?action=search&terms=16107578
ISO-690 (author-date, English)GAYASEN, A, LEE, K, VIJAYKRISHNAN, N, KANDEMIR, M, IRWIN, M. J und TUAN, T, 2004. A Dual-VDD low power FPGA architecture. In: [online]. Berlin: Springer, 2004. 1 Januar 2004. Available from: http://pascal-francis.inist.fr/vibad ndex.php?action=search&terms=16107578
Modern Language Association 9th editionGAYASEN, A., K. LEE, N. VIJAYKRISHNAN, M. KANDEMIR, M. J. IRWIN, und T. TUAN. A Dual-VDD low power FPGA architecture. Berlin: Springer, 2004., 2004, http://pascal-francis.inist.fr/vibad ndex.php?action=search&terms=16107578.
Mohr Siebeck - Recht (Deutsch - Österreich)Emerald - Harvard
GAYASEN, A., LEE, K., VIJAYKRISHNAN, N., KANDEMIR, M., IRWIN, M.J. und TUAN, T. (2004), „A Dual-VDD low power FPGA architecture“, in , Bd. , Berlin: Springer, 2004., verfügbar unter: http://pascal-francis.inist.fr/vibad ndex.php?action=search&terms=16107578.